存儲器工藝的發(fā)展
第yi個半導(dǎo)體存儲器是一種雙極型的靜態(tài)存儲器,并且只有16位,集成度非常低,所以*不能體現(xiàn)出它的優(yōu)點。之后,MOSFET技術(shù)有了突破性的進展。由于MOS集成電路的集成密度大大優(yōu)于雙極型電路,并且有著自隔離等優(yōu)點,因此,采用MOS工藝制作的半導(dǎo)體存儲器便成為了當時主要的追求目標。之后,CMOS技術(shù)進入了成熟大發(fā)展階段,它的維持功耗更低,電路結(jié)構(gòu)更簡單和可靠性更好等,因此就很快的淘汰了NMOS存儲器。
在這期間主要的工藝進步就在于細微加工技術(shù)的進步。起初是2至3微米,后期進步到0.6至0.8亞微米工藝,再后來達到了0.2至0.3亞微米工藝,而今已經(jīng)達到了68nm的工藝。
工藝的進步使半導(dǎo)體存儲器的集成度和性能不斷的提高,過去不少專家預(yù)言集成電路達到1微米是極限,后來又預(yù)測0.5微米是極限?,F(xiàn)在看來,這些預(yù)言在事實面前都宣告了失敗。
存儲器技術(shù)的發(fā)展
隨機存儲器的電路技術(shù)方面也有著不少的突破和革新。由一開始的單元電路,變?yōu)榱軉卧?,然后變成四管、三管單元,其后成功開發(fā)了單管單元。因為半導(dǎo)體隨機存儲器的主要追求目標是集成容量,也就是每片集成的單元數(shù)量。因此,單元電路用的管子越少越好。也就是說,單管單元是較好的單元電路。由于采用單管單元會帶來讀出信號小的問題,我們可以用靈敏的獨出放大器來解決這一問題。
近幾十年來金屬氧化物半導(dǎo)體(MOS)隨機存儲器的發(fā)展速度很快,這種存儲器的集成度以平均每年1.5倍的速度在增長。1971年美國公司研制出的半導(dǎo)體存儲器件成功推向市場,得到了用戶的初步應(yīng)用。它的存儲芯片采用三管存儲單元,利用“1”和“0”分別代表電平的高和低。由于電容有漏電問題,因此,若想要保存信息則需要定期刷新,故稱之為動態(tài)RAM(DRAM)。三管存儲單元的出現(xiàn),不僅提高了存儲單元陣列的集成度,同時將存儲器的譯碼器、數(shù)據(jù)輸入輸出緩沖電路和芯片控制電路也做在芯片上。
在半導(dǎo)體存儲器市場中,靜態(tài)RAM(SRAM)也不斷地在發(fā)展,SRAM不需要像DRAM 一樣要定期刷新,它使用方便,而且速度也比較快,所以它適合稍小一些容器存儲系統(tǒng)使用。SRAM與DRAM長期處于共存狀態(tài),MOSRAM的存儲單元一般有4個MOS管和2個負載電阻組成,因而芯片單元面積較大,一般來說,在同一時期內(nèi)SRAM的集成度約為DRAM的1/4。
立即詢價
您提交后,專屬客服將第一時間為您服務(wù)